ASML は、高トランジスタ密度チップ設計の限界を押し上げることを目的とした「Hyper-NA」と呼ばれる新しいタイプのフォトリソグラフィー ツールの計画を発表しました。ASML の元社長 Martin van den Brink 氏によると、世界的な研究機関 Imec は、Hyper-NA EUV 技術が開発の初期段階にあることを確認しました。Intel はすでに、オレゴンの半導体工場に Hyper-NA システムを導入しています。この新しい技術により、開口数 (NA) が 0.33 から 0.55 に増加し、0.75 年までに 2030 NA に到達することが目標です。この進歩により、今後 2 年間で XNUMX nm を超えるプロセス ノードがサポートされます。

Imec の Kurt Ronse 氏は、Hyper-NA EUV は重要なステップであり、現在進行中の研究で NA を 0.55 を超えて 0.85 にすることを目標としていることを強調しました。課題には、コントラストと効率に影響を与える光の偏光が含まれます。ASML は、TSMC、NVIDIA、Apple、AMD などの大手顧客にサービスを提供する、高密度トランジスタ用の EUV ツールの唯一のメーカーです。

Intel が最近導入した Hyper-NA システムにより解像度と機能性が向上し、TSMC の 2 nm プロセスに匹敵する可能性があります。Samsung、Micron、SK Hynix も Hyper-NA テクノロジを検討しています。Hyper-NA により、ダブル パターニングに伴うコストと複雑さが軽減されると期待されています。ナノインプリント リソグラフィーなどの代替手段はスループットが低く、マルチビーム電子ビーム リソグラフィーには課題があります。

フォトリソグラフィーに加えて、トランジスタのさらなる小型化は物理的な限界に近づいています。シリコンに代わる、より高い電子移動度を持つ新しい材料が必要であり、堆積とエッチングの課題が生じています。これらの進歩にもかかわらず、シリコンは引き続き基本的なものであり、新しい材料が特定の層を強化します。